## PARALLEL DATA PROCESSOR

Veröffentlichungsnummer JP63240667 Veröffentlichungsdatum: 1988-10-06

Erfinder: KITAMURA YOSHIL

KITAMURA YOSHIHIRO; MATSUHIRO KAZUYOSHI

NIPPON TELEGRAPH & TELEPHONE

Anmelder: NIPPON TE

Klassifikation:

- Internationale: G06F15/16; G06F15/177; G06F15/80; G06F15/16;

G06F15/76; (IPC1-7): G06F15/16


- Europäische: G06F15/80A2

Anmeldenummer: JP19870072993 19870328
Prioritätsnummer(n): JP19870072993 19870328

Datenfehler hier melden

### Zusammenfassung von JP63240667

PURPOSE:To directly obtain the data transmission control information on a parallel data processor at high speed by processing in parallel the physical position information on a data sender, a data receiver and a basic data processor PE by means of an inherent mutual connection network such as a processor array device. CONSTITUTION: The information on a data sender PE and a data receiver PE as well as the discrimination numbers (transmission line numbers) set to a pair of PE which set a transfer line are stored in each PF. When a transfer line number to be processed is sent to a signal line 15 from a control part 1, the sender PE corresponding to said line number transmits the distance information to an adjacent PE. Furthermore the PE transmitting the distance information sends this information to an adjacent PE. Such operations are repeated so that the distance information received from the sender PF is set at each PF. Based on said distance information, the shortest transmission line is set between the sender PE and the receiver PE. Thus the parallel data processing operations are carried out on a parallel data processor and the data transmission control information can be produced at high speed.



Daten sind von der esp@cenet Datenbank verfügbar - Worldwide

(1) 日本国特許庁(JP)

(1) 特許出願公開

昭63-240667 ⑩公開特許公報(A)

®Int Cl 4

.

識別記号

庁内整理番号

⑷公開 昭和63年(1988)10月6日

G 06 F 15/16

390

T-6745-5B

審査請求 未請求 発明の数 1 (全13頁)

69発明の名称 並列データ処理装置

②特 願 昭62-72993

@出 願 昭62(1987)3月28日

北村 79発 明 者

美 宏

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 計區太雷気通信研究所内

一良 79発明者

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

**社厚木電気通信研究所内** 東京都千代田区内幸町1丁目1番6号 の出 願 人 日本電信電話株式会社

70代 理 人 弁理十 星野 恒司 外1名

1. 発明の名称 並列データ処理装置

2. 特許請求の範囲

データ転送機能を有するデータ転送部と、上記 データ転送部を通して距離情報を授受し保持する 距離情報設定部と、上記距離情報設定部に設定さ れた距離情報により上記データ転送部の制御情報 を発生し保持する経路決定部から構成される基本 データ処理装置が2次元・3次元等任意の接続関 係で複数個結合したアレイ部と、上記アレイ部を 制御する制御部を少なくとも持った並列データ処 理装置であり、

各PE内の上記データ転送部は、直接結合され ている隣接PEの上記データ転送部との間のデー タゼ受と同一PE内の距離情報決定部・経路決定 部との間のデータ授受を行う機能を有し、

各PE内の上記距離情報設定部は、隣接PE間 のデータ転送経路を距離の一単位分として、デー 女転送を開始する転送元PEとから、転送元PE からデータを受け取る転送先PEへ到るまでのデ ータ転送経路が未設定のPEに、転送元PEから 顕離が近い順に、遠近関係が区別可能な番号であ る距離情報を設定する機能を有し.

各PE内の上記経路決定部は、転送元PE・転 送先PEである無しの情報と同一PE内の距離情 報と全隣接PEの距離情報から、全隣接PEのう ち転送示PEからの距離が一番近い隣接PEを一 つ選択し、その情報から上記隣接PEをデータが 通るように上記データ転送部を制御するデータ転 误路制御データを生成する機能を有し、

上記制御部は、上記距離情報設定部と上記経路 決定無の状態を表わす情報を受け、その情報によ り上記アレイ部のPE間のデータ及び信号の送受 を創御する機能を有し、

上記アレイ部内の各PEに保持されたデータ伝 送部制御データにより複数の転送元PE・転送先 PE間のデータ転送を並列に行うことが可能であ ることを特徴とする並列データ処理装置。

3. 発明の詳細な説明

(発明の風する技術分野)

本発明は、複数の基本処理要素を相互接続し、 これら基本処理要素を協同して動作させる並列デ ータ処理装置、特にプロセッサアレイ装置等に関 するものである。

(従来の技術)

基本データ処理装置(以下PEと呼ぶ)数が数万 銀以上のプロセッサアレイ装置では、ハードウェ アコスト及び実現技術の問題から、PE 間の相互 結合ネットワークには、4 関接、8 関接結合等の 比較的単純な同様板のネットワークが多く用い られている。

そのため、あるPEから他のあるPEへ直接データを伝送できない場合が生じ、データ転送を開始するPE(観送元PEと呼ぶ)と転送元PEか呼ぶがテータを受け取るPE(以下転送光PEと呼ぶ)と
の間の途中のPEを抵由してデータ転送しなける。 ならず、使って、複数のデータを送路をお互い に交わらないように設定しなければならず、に

これは一種の配線問題であり、これを解くには

処理時間を要する。

この値のプロセッサアレイ装置を用いて任意の PE間のデータ転送を同時に並列に行う場合、 従来は、 幾つかのプロセッサアレイ装置においては 各 PEのデータ転送部機能がプログラムにより削 物可能になっており、 事前にプログラムを設定し ておく必要がある。

この場合、一部の規則的な並列処理を基本とした応用を強いて、従来は、並列処理効率を大きく 左右するPE間データ転送路の設定等の不個のた めに処理速度が著しく低下したり、データ 転送路 の設定を最適に行うための前処理を汎用計算機上 で行い多くの時間を맞やすなど、必ずしも数回 並列処理値力を生かすことができなかった。

(発明の目的)

本発明は、プロセッサアレイ機関等における任 寒の復国の複数の転送元・転送先PE間のデータ 転送を実現するためのデータ転送能制等データを 転起プロセッサアレイ機関等の固有の相互接続ネ ットワークを用いて転送元・転送先PEの物理的

な位置情報を並列処理することにより当該装置上で直接的に高速に求めることを目的としている。

(発明の構成)

(発明の特徴と従来技術との差異)

その選択されたPEがまた全隣接PEの内、 転送元PEからの配離が一番小さいと判断される PEの一つを選択することにより経路を決定する という操作を繰り返すことによって、 転送元・ 転送 元・ 転送元・ 転送元・ 転送 光・ 機

(実施例)

次に本発明の実施例について説明する。なお、 実施例は、一つの例であって、本発明の主旨を追 脱しない範囲で種々の変更あるいは改良を行い得 ることは言うまでもない。 第1図は本発明の一実施例を示す構成図であり、 1は制御部、2はプロセッサアレイ部、3~11は PE、12は論理和回路である。

プロセッサアレイ都 2 は、PE 3 と同じ 国務が で 次元状に 結合されて 構成され、 8 PE からの削 論項和がとられ、これがプロセッサアレイ部のコ ンディションコードとなり、 個号線14により削 部1 へ送られる。 制御部1 はプロセッサアレイ部 2 の8 PE に、 個号線13により共通の制御命令を 多える。15は制御部1 から8 PE への個号線である。

第2図はPE7の構成圏であり、30はデータ転送部、31は距離情報設定部、32は経路決定部である。

第3回はデータ転送部の構成であり、20~27は データ転送部30から隣接PEのデータ転送部への データ様で、20~23は入力用、24~27は出力用で ある。また35~43はPE内部の信号線である。

100は隣接PEのデータ転送部から入力される

データを選択するマルチブレクサ、101はマルチ ブレクサ、102は入力データを密えるパッファレ ジスタ、103はマルチブレクサ、104,105,106,107 はマルチブレクサ、110,111は外部接較端子、120 ~122、130~133はマルチブレクサの入力端子で ある。

第4回は距離情報設定部の構成図であり、200 は論理和図路、201は距離情報を格納する距離情 報レジスタ、202は3 懇類の数値1,2,3を1,2, 3,1,2,3の類に環状にインクリメントする機 値を持つ距離情報発生器、203は元ウェーブフロ ントフラグレジスタ、20ははウェーブフロントフ ラグレジスタ、205はソースフラグレジスタ、207はカ レント編子フラグレジスタ、208は転送路番号レ ジスタ、209は比較研、210,211,220はマルチプレ クサ、212,213,214,215,216,217は論理積回路、 218,219は若全回路である。

第5回は経路決定部の構成圏であり、300は油 理和回路、301はトレースポイントフラグレジス

タ、302は稼客物フラグレジスタ、303は経路状態 レジスタ、304は一方向選択器、305は転送制御データ変換器、305は転送制御データバッファレジ スタ、307,310はマルチプレクサ、308は陰環積回 35、309は初定回路である。

PE3~11(7を除く) や他のPEについても データ転送部、距離情報設定部、経路決定部はP E7と同様である。なお、個号線については共用 して用いることができるものもある。

第6回はあるPEとその4階接PEとの結合関係を示している。

隣接 P E 4,6,10,8 について、50,60,70,80は データ 転送部、51,61,71,81は距離情報設定部、 52,62,72,82は経路決定部である。

以上の回路を用いてデータ転送路自動設定処理 を行う手順を以下に示す。

以下の処理ステップは前PEが同時に実行する。 これを、第7回、第8回、第9回を用いて説明する。第7回は前途提案処理、第8回は後退提票処理、第8回は後退提票処理、第9回は多端子処理における各PE内の距離 情報レジスタの内容を示し、枡目はPBの妃窿に 対応する。

ステップ1ー前処理

ステップ1-1:転送路設定処理を行うPEの 組に対する機則番号(転送路番号)、転送元PE、 転送PEの情報は、事前にそれぞれ、転送路番号 レジスタ208、ソースフラグレジスタ205、デステ オネーションフラグレジスタ208に格納されてい るものとする。

ソースフラグレジスタ205、デスティネーションフラグレジスタ206は、そのPEがそれぞれ転送元、転送先になる場合1になる。転送先は複数個の場合がある。これ以外のレジスタはバッファレジスタ102、酸害物フラグレジスタ302を除きすべて0クリアする。

ステップ2-処理対象設定

ステップ2-1:制御部1から処理の対象とする転送番号を信号線15により距離情報設定部31に送り、転送路番号レジスタ208の出力と比較器209

により比較し、一致すれば、カレント増子フラグ レジスタ207に1を設定する。(第7回(1))

図中s,dはそれぞれ転送元PE、転送先PEを示す。 また、ハッチは伝送路としてすでに設定されて

また、ハッチは伝送路としてすでに設定されて いるPEで、院舎物フラグレジスタ302が1であ る。第7回では転送先が1個の場合を例示する。

### ステップ3ー前進探索処理

ステップ 3 - 1: 最初のウェーブフロントを決定し、最初の距離情報を設定する(第7 図(2)): サックルシー 端子フラグレジスタ 205とカレント端子フラグレジスタ 207の出力の前型様と納理核関略 218でとり、障害物フラグレジスタ 302の否定を否定問路 218でとり、それらの前型様を納理核関略 212でとり、その出力をウェーブフロントフラグレジスタ 203に設定する。

すなわち、転送路番号が転送路番号シフトレジ スタ208の内容と一致し、転送元であり、かつ転

の出力を信号線35よリデータ転送部30を通して隣接PE4,6,8,10のデータ転送部50,60,80,700人
あると同時に、隣接PE4,6,8,110のデータ転送部50,60,80,700人
なると同時に、隣接PE4,6,8,110のデータ転送部50,60,80,70から信号線36より送られてきたウェーブフロントフラグレジスタの否定を否定回路213でとり、両書の論理報を論理報回路213でとり、商書をおったの否定を否定回路218でとり、下きの否定を否定回路218でとり、マチルプレクサ211を通る論理報回路213の出力と否定回路218で出力の論理程を論理程回路213の出力と否定回路218の出力の論理程を論理程回路213でとり、その出力をウェーブフロントフラグレジスタ2031と数字する。

すなわち、隣接 P E のいずれかにウェーブフロントフラグレジスタが 1 が設定されており、まだ元ウェーブフロント フラグレジスタ 203 が 1 に なっておらず、 低送路として未設定である P E のウェーブフロントフラグレジスタ 204 及び元ウェーブフロントフラグレジスタ 203 が 1 に 設定される。

送路として未設定であるPEをウェーブフロントレジスタ204及び元ウェーブフロントレジスタ204及び元ウェーブフロントレジスタ203

元ウェーブフロントフラグレジスタ203は、一度1が設定されると、ステップ1の前処理で0クリアされない限り数定が変更されない回路になっている。

距離情報発生器202は、1,2,3,1,2,3と環状にインクリメントする機能を持ち、最初に初期値たとえば1を発生し、それを距離情報レジスタ 201に設定する。すなわち、転送元の距離情報レジスタン01に設定する。すなわち、転送元の距離情報レジスタ201に1が設定される。

ステップ3-2:ウェーブフロントを移動させ、 距離情報を設定する(第7回(3)~(0)):ウェーブ ロロントレジスタ204については、転送元PEを 記として頭次隣接PEに1なる彼を設及していき、 彼の最先端になるPEのみに1を設定する。

元ウェーブフロントレジスタ 203については、 一度波の最先端になった P B は 1 に設定される。 P B 7 のウェーブフロントフラグレジスタ 204

同時にウェーブフロントフラグレジスタ204が 1 に設定されていた解接PEのウェーブフロント レジスタは 0 に設定される。

この結果、波の最先端になるPRのみウェーブ フロントフラグレジスタが1である。

それと同時に、距離情報発生器202は一つイン クリメントした値を距離情報レジスタ201に送り、 崩埋和回路2000カが距離情報レジスタ201のラ イトイネーブルに入り距離情報レジスタ201の内 容を更新するか否かを削削する。

すなわちウェーブフロントフラグレジスタ 204 が 1 に設定されるPEには距離情報レジスタ 201 の内容が更新され、私送元の隣接PEなら3等々 に設定される。それ以外のPEの距離情報レジス タの内容は不要である。

この様相が第7図(3)~(9)に示される。

なお、ウェーブフロントが1のPEを斜めの実 線で繋ぎ示す。

また、デスティネーションフラグレジスタ 206とカレント婚子フラグレジスタ 207の論項 様を 論理税回路217でとり、これと論理和回路200の出力との論理税を論理税回路214でとり、それを信 号線28、論理和回路12、信号線14を通して制御的 1 と信号線42によりトレースポイントフラグリン 2 夕 301と経路状態レジスタ303に送り、この値が 0 のとき制御部1は制御をステップ3 - 2 を戻し、 値が1のときステップ4 へ制御を移す。

すなわち、伝送路番号が転送路番号レジスタ 208の内容と一致し、転送先であり、かつ、ウェ ープフロントフラグレジスタ204が1に設定され たPEが存在しない限り、同様の幾作によってウ エープフロントが欝接PEへ移動を続け、上記P Eが存在されば次のステップに移行する。

また、上記PEが存在すれば、そのPEがトレースポイントに設定される。

## ステップ4ー後退探索処理

ステップ4-1:一方向の選択を行う(第8図(1)) : 距離情報レジスタ201の内容を信号線42により 期一PE内の一方向選択器304に入力すると同時 に、マルチブレクサ210、信号線35、マルチブレ クサ103を通り、マルチブレクサ104、105、106、 107及びデータ線24~27を通って隣接 PEのデー タ転送部50、60、70、80を経由して、データ線20 ~23、信号線27より各隣接 PEの経路決定部52、 52、72、82の一方向選択器にそれぞれ入力する。

一方向選択器304は、隣接下区から送られてき た各距離情報レジスタの内容の中から、同一PE 内の距離情報レジスタ201の内容を一つデクリント トした値と等しい内容(距離情報レジスタの内 容が1のときは3)を持った方向を選び、さらに、 それが複数個存在した場合に、その中の一つを選 択し、その方向の情報を転送制御データ変換器30 5で保持すると同時にデータ制勢部制御用データ に接続する。 に接続すると

すなわち、各PEは隣接PEより、距離情報レジスタ201の内容が1つ小さいPE(データを転送してもらうべきPE)を選択し、そのPEと当族 PEを経済として接続するための制御情報を転送

制御データバッファレジスタ306に格納する。

複数の方向から一方向を選択する方法は、例えば、予め各方向にプライオリティを決めておき、 その順序を選択する方法を用いる。

第8回(1) は各PEの距離情報レジスタ201の 内容と、選択された一方向(矢印)を示す。□は経 路状態レジスタ303が1のPEで転送先PEと一 敗する。

また、 原書物 フラグレジスタ 302の出力は否定 国路 308 色 道 J 転送 前 師 データバッファレジスタ 306のライトイネーブルに入るので、 転送 削 師 データバッファレジスタ 308 は 原書物 フラグレジス タ 302 が一度 1 になると、 すなわち、 その P E が 経路として 設定されると、 障害物 フラグレジスタ 302 を 0 クリアするまで豪産機 えができない。

ステップ4-2:トレースポイントを移動させ、 経端を火定する(第8間(2)~(8)): 転送先PEを 認として解次開接PEのうちデータを転送しても らうべきPEを追跡し、転送先PEに至るまで追 跡を続け、経路とする。 なお、ステップアースで転送先PEのトレース ポイントフラグレジスタ301に1が設定されている。そしてトレースポイントフラグビジスタ301の内容を借予終43、マルチブレクサ103を通して、また、転送前郭データ設備部505から、信号輸38 により制動情報を送り、その結果選択した一方ののみ1になっいる情報をデータ転送部30に送り、マルチブレクサ104、105、106、107表びデータ線24~22、20~23を通して各方向の解接PEのデータ転送路50、60、70、80にフラグを送り、信号線38により解除PEの経路決定部52、62、72、82へ降3。

経路決定部は隣接PEから来たその情報の益理 和を論理和回路300でとり、それをトレースポイントフラグレジスタ301に設定すると同時に経路 状態レジスタ303に設定する。

すなわち、経路として設定されるべく選択されたPEのトレースポイントフラグレジスタ301及び経路状態レジスタ303に1が設定される。

トレースポイントを隣接PEに移したPEのト

レースポイントフラグレジスタ301の内容は、論 理和國路の出力が0となるので0に変化する。

経路状態レジスタ303は一度1になると0クリアするまで柔き換えできない。また、ソースフラグレジスタ205とカレント端子フラグレジスタの治理核を海理核関係216でとり、これと、この論理和関第300の出力の論理核を海理核固端308でとり、信号線28、治理和関第12、信号線14を通してこれを剥奪形1、送り、制印部1はこの盤が0の時ステップ4~2へ割割を戻し、1の時ステップ4~3へ割物を除す。

すなわち、転送端番号が転送端番号レジスタ 208の内容と一致し、転送元であり、かつ、トレースポイントフラグレジスタ201が1に設定されたPBが存在しない限り、同様の操作によってトレースポイントがデータを転送しても6うべき隣 使PEへ参働を超け、上記PBが存在すれば次のステップへ移行する。

第8回(2)~(8)の口は経路状態レジスタ303が 1のPEであり、矢印はトレースポイントの移動 元の方向を示す。

じ経路で移動する。

ステップ4-3:一組の転送路設定後終了チェック: これまでは転送外PEが1個の場合を説明 してきたが、転送先PEが複数の場合には、他に 転送先PEがあるか否かをチェックする。

ステップ4-4:求めた経路全体をソース報子 とし、多端子処理に移る(第9回):経路状態レジ

スタ303の内容をソースフラグレジスタ205とカレント婚子フラグレジスタ207に設定する。ステップ3へ制御を移す。

第9回(1) は経路金体をソース端子としたこと を示し、(2)~(9)はステップ3,4 の前途探票処 理、後温深票処理を示す。これらの処理を繰りが すことにより順次新たな転送先に対りる経路が設 定される。全ての転送先に対し経路が設定されれ ば次のステップに終行する。

# ステップ 5 一酸害物設定処理

ステップ5-1:求めた経路全体を障害物とする:経路状態レジスタ303の内容を障害物フラグレジスタ302に設定する。

これにより、求めた転送路制御情報を破壊せず 次の一組の転送路設定処理を行うことができる。

すなわち、一度経路に設定されたPRは、以後の転送路設定処理においては第7個〜第9回のハッチのあるPEのように、新たな転送路に設定されることはない。

転送路番号に対応する経路が設定されると新た な転送路番号が転送路番号レジスタ208に設定さ れる。すべての経路が設定されるまで障害物フラ グレジスタ302はクリアされない。

次に、上記手順で生成した転送制御データを用 いてデータ転送を行う方法を説明する。

報送データは予めデータ報送部30内の外部接続 報予110からマルチプレクサ101を通してバッファ レジスタ102に格納されている。 磁送データの制 弾は、マルチプレクサ100、101、103を借号線40 を通して報送制御データパッファレジスタ306の 内客で制御することによって行われる。

ソース P E はマルチプレクサ103の入力端子131 を選択し、デスティネーション P E はマルチプレ クサ101の入力端子120を選択し、それ以外の P E はマルチプレクサ101の入力端子121、マルチプレ ・ タサ103の入力端子130を選択し、さらに、各 P E はマルチプレクサ108でデータを入力する解接 P E の方向を選択する。

これにより、ソースPEのバッファレジスタか

らデスティネーションPEのバッファレジスタま でのデータ転送経路が確保される。

第10回にその経路を示す。

すなわち、経路の選択はPEの入力側で決定され、出力側には無関係である。

入力側で選択されるため、1つの転送元から複数の転送先への経路を形成できる。

(発明の効果)

すなわち、プロセッサアレイ酸壁間の関有の相 五接機ネットワークを用いて破送先・転送先PE の物理的な位置情報を並列処理することにより。 当 蒸炭 医上で 直接的 に高速に求めることができる。 この機構の外部接続端子110、111に、情報を処理・加工する種々の演算器 接続することにより、 それに対応した種々のネットワーク(ノード(プロ このプロセッサアレイ上にアサインすること(すなわち、各PEにノードをアサインし、ノード間のリンクを本発明によって自動的に確立すること)を容易に実現でき、これらのネットワーク上のデータ軽度及びデータ報送を並列に行うことができるという利点がある。

たとえば、論理回路を一種のネットワーク (論理ゲートをノード、 論理ゲート間の結構をリ ンのとする)と考えて、それに対応する演算器を 付加した本装置にこのネットワークをアサインす ると、論理シミュレーションの並列処理を高速に 行うことができる。

をお、PE内は水発明の説明に必要なデータ転送部、距離情報設定部、経路決定部のみを記載したが、その他に演算器等、を含む場合についても 本発明を適用可能である。

4. 図面の簡単な説明

第1図は本発明を4្算接続合のプロセッサアレイを用いて装置化した一変施例の構成を示す図、 第2図は第1図中のPE部の一変施例の構成部、

第3回は第2回中のデータ転送部の構成圏、 第4回は第2回中の距離情報設定部の構成圏、 第5回は第2回中の経路決定部の構成圏、

セッサに対応)とリンク(経路に対応)から成る)を

第6回は第1回中の複数のPE部の互いの結合 関係を示した実施例を示す図、

第7図は実施手順の中の前進探索処理について 処理の段階毎に結果を示した一例を示す図、

第8回は実施手順の中の後退樑索処理について 第7回で示した結果を用いて処理段階毎に結果を 示した例を示す図。

第9 図は実施例手順の中の多端子処理について 第8 図で示した結果を用いて処理の段階毎に結果 を示した例を示す図、

第10回は第9回で示した結果を転送制御データ に変換して、それによりPE部のマルチプレクサ を制御し、データが転送される様子を示した例を 示す図である。

1 … 制御部、2 … プロセッサアレイ部、 3~11 … PE、12 … 静理和回路、 13.14.15.28.35.36.42 … 信号線、 30,50,60,70,80 ··· データ転送部、
31,51,61,71,81 ··· 無難情報設定部、
32,52,62,72,82 ··· 経路決定部。
100,101,103~107,120~122,130~133,210。
211,220,307,310 ··· マルチブレクサ、

102 … パッファレジスタ、

110,111 ··· 外部接核端子、 200,300 ··· 論理和國路、

201 … 距離情報レジスタ、

202 … 距離情報発生器、

203 … 元ウェーブフロントフラグレジスタ、

204 ··· ウェーブフロントフラグレジスタ、 205 ··· ソースフラグレジスタ、

206 … デスティネーションフラグレジスタ、


207 … カレント盤子フラグレジスタ、


208 ··· 転送路番号レジスタ、209 ··· 比較器、 212~217,308 ··· 論理積回路、

218,219 … 否定回路、


301 … トレースポイントフラグレジスタ、

302 … 厳害物フラグレジスタ、








218,219… 否定回路



元 ウェーブフロント フラブ レジスタ 212~217… 納兇横回路 2 뛇 ğ 図 216 (12 4 凞 犯職情報放及却 71.4 215 7.17 200…消死和回路 210 ä







[7]

2 1 2 3 1 2
1 3 1 2 3 1
3 2 3 1 2
2 1 2 2 3 1
2 2 1 2 2 0
3 2 3 0 0
1 3 1 0 0

(6) 2 1 2 3 1 2 1 3 -1 -2 -3 1 3 2 3 1 1 3 2 3 1 1 2 1 2 2 0 3 2 3 0 0

1 3 1 0 0 1 3 1 0 0

(a) 2 1 2 3 1 2 1 3 -1 -2 -3 1 3 2 3 1 2 2 1 2 2 0 3 2 3 0 0 1 3 1 0 0

#### 質 9 日

#### 多端子処皿

# 前進探索処理

(1)

(4)

_	_	_	_				_
	s	s	s	s	- 1		1
	s		100	s	T	d	
	s			8	$\neg$	T	Г
					T		
	-				_		Н

(2)									- 4	(3)		
0	0	0	0	0	0	0	0	0	i	0	2	T
0	1	*1	" L	-1	0	0	0	0		2	*1	ŀ
0	- 1	0		* 1	0	0	40	0		2	•1	T
0	1	.0		* 1	0	0	0	0		2	1	Ī
0	0	0		0	0	0	0	0		0	2	T
0	0	0	3.7	0	c	0	0	0		0	0	٢

3)								
0	2	2	2	2	0	0	0	0
2	"1	* 1	" 1	1	2	0	0	0
2	•1	2	3671	" 1	2	0	10	0
2	1	2		*1	2	0	0	0
0	2	0	198	2	0	0	0	0
0	0	0	17	0	0	0	0	0

3	2	2	2	2	3	0	0	0
2	* L	"1	"1	1	2	3	0	0
2	1	2	33	1	2	3	10	0
2	1	2	1	<b>"</b> 1	2	3	0	0
3	2	3	100	2	3	0	0	ø
0	3	0	110	3	0	0	0	0

	(5)								
]	3	2	2	2	2	3	1	0	0
	2	1	1	- 1	1	2	3	1	0
	2	1	2		* L	2	3	4 L	0
	2	1	2	1	1	2	3	1	0
	3	2	3		2	3	1	0	0
	1	3	1	12.5	3	1	0	0	0

### 第 9 図

#### 後出探疑机用

	6)						
2 2	3	2	2	<b>-</b> 3	-1	0	0
	24			<b>&gt;</b> 2	3	ţ.	0
2	24			+2	<b>→</b> 3	È	0
] +2	24	32		+2	<del>,</del> 3	*I	0
3	3	6	2	3	1	0	0
3 1	I	1	3	1	0	0	0
1 +2 : 1 +2 : 2 3 : 3 i .	24 24 3 1	T)		*2 *2 *2 3	+3 +3 1 0	· [ 구 이 o	0

(7)								
3	2	2	2	2	3	1	0	0
3	1	1	1	1	2	3	1	0
2	1	2		.1	2	+3	1	0
2	1	2	Ÿ.	1	2	3	1	0
3	2	3	300	2	3	1	0	0
1	3	1	- "	3	1	0	0	0

- 1	(8)								
1	3	2	2	2	2	3	1	0	0
1	2	1	1	1	1	2	3	1	0
	2	1	2	90	1	+2	+3	业	0
	2	1	2		1	2	3	1	0
	3	2	3	31.	2	3	1	0	0
1	1 :	3	1		3	1	0	0	0

(9)

3			2				0	0	
2	B	٠Ū	딕	1	2	3	L	0	
2	Q.	2	<b>%</b>	山	Į.	-3	÷	0	
2		2		由	2	3	1	0	
3	2	3	160	2	3	1	0	0	
-1	3	1		3	1	0	0	0	

